

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of)
SUGAHARA et al.)
Application Number: To Be Assigned)
Filed: Concurrently Herewith)
For: A SPIN TRANSISTOR BASED ON THE SPIN-)
FILTER EFFECT AND A NONVOLATILE MEMORY)
USING SPIN TRANSISTORS)
ATTORNEY DOCKET NO. HIRA.0178)

Honorable Assistant Commissioner
for Patents
Washington, D.C. 20231


**REQUEST FOR PRIORITY
UNDER 35 U.S.C. § 119
AND THE INTERNATIONAL CONVENTION**

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of the PCT application PCT/JP03/09438, filed July 25, 2003, which claims the priority date of the Japanese Patent Application 2002-217336 filed July 25, 2002.

Respectfully submitted,

Stanley P. Fisher
Registration Number 24,344


Juan Carlos A. Marquez
Registration No. 34,072

REED SMITH LLP
3110 Fairview Park Drive
Suite 1400
Falls Church, Virginia 22042
(703) 641-4200
January 25, 2005

25.07.03

日 本 国 特 許 庁
JAPAN PATENT OFFICE

REC'D 12 SEP 2003

WIPA PAT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application: 2002年 7月25日

出 願 番 号
Application Number: 特願2002-217336
[ST. 10/C]: [JP 2002-217336]

出 願 人
Applicant(s): 科学技術振興事業団

PRIORITY
DOCUMENT


SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

CERTIFIED COPY OF
PRIORITY DOCUMENT

2003年 8月28日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



BEST AVAILABLE COPY

【書類名】 特許願

【整理番号】 P2148JST

【提出日】 平成14年 7月25日

【あて先】 特許庁長官 殿

【発明者】

 【住所又は居所】 神奈川県横浜市中区本牧原 21-1-603

 【氏名】 菅原 聡

【発明者】

 【住所又は居所】 埼玉県浦和市井沼方 647-6-201

 【氏名】 田中 雅明

【特許出願人】

 【識別番号】 396020800

 【氏名又は名称】 科学技術振興事業団

【代理人】

 【識別番号】 100082876

 【弁理士】

 【氏名又は名称】 平山 一幸

 【電話番号】 03-3352-1808

【選任した代理人】

 【識別番号】 100069958

 【弁理士】

 【氏名又は名称】 海津 保三

【手数料の表示】

 【予納台帳番号】 031727

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

【包括委任状番号】 0013677

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 スピンフィルタ効果を用いたトランジスタ及びそれを用いた不揮発性メモリデバイス

【特許請求の範囲】

【請求項1】 スピンフィルタ効果によってスピン偏極したホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極ホットキャリアをスピン・フィルタ効果によって選別するスピナナライザとから成ることを特徴とする、トランジスタ。

【請求項2】 前記スピンインジェクタは、Fowler-Nordheimトンネル、または、ダイレクトトンネル等によるトンネル効果が可能な厚さを有する第1の強磁性障壁層と、この第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、上記第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とから成ることを特徴とする、請求項1に記載のトランジスタ。

【請求項3】 前記スピナナライザは、第2の強磁性障壁層と、この第2の強磁性障壁層の一端面に接合した前記第2の非磁性電極層と、上記第2の強磁性障壁層の他端面に接合した第3の非磁性電極層とから成り、前記スピンインジェクタと上記第2の非磁性電極層を共通にしていることを特徴とする、請求項1に記載のトランジスタ。

【請求項4】 前記第1及び第2の強磁性障壁層は、強磁性半導体、または強磁性絶縁体から成ることを特徴とする、請求項2または3に記載のトランジスタ。

【請求項5】 前記第2の非磁性電極層の厚さは、この非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることを特徴とする、請求項1～4のいずれかに記載のトランジスタ。

【請求項6】 前記スピンインジェクタのスピンフィルタ効果は、前記第1の強磁性障壁層に前記第1の非磁性電極層と前記第2の非磁性電極層とを介して電圧を印加して生じさせるFowler-Nordheimトンネル、または、ダイレクトトンネル等のトンネル効果において、上記第1の非磁性電極層に存在する同数のアップスピン及びダウンスピンのキャリアの内、上記第1の強磁性障

壁層のバンド端におけるスピン偏極したバンド（以下、スピンバンドと略記する）と平行なスピンの向き（キャリアが電子の場合では、第1の強磁性障壁層の磁化と反平行となるスピンの向き、キャリアが正孔の場合では、第1の強磁性障壁層の磁化と平行となるスピンの向き）を有するキャリアのトンネル確率が大きく、反平行となるスピンの向きを有するキャリアのトンネル確率が小さいことを利用したことを特徴とする、請求項1～5のいずれかに記載のトランジスタ。

【請求項7】 前記スピナナライザのスピンフィルタ効果は、前記スピンインジェクタから注入されたスピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが平行の場合（第1と第2の強磁性障壁層が平行磁化）には、上記スピン偏極ホットキャリアが上記第2の強磁性障壁層のバンド端におけるスピンバンド内を伝導し前記第3の非磁性電極層へ達するが、上記スピン偏極ホットキャリアのスピンの向きと上記第2の強磁性障壁層のバンド端のスピンバンドのスピンの向きが反平行の場合（第1と第2の強磁性障壁層が反平行磁化）には、上記スピン偏極ホットキャリアが上記第3の非磁性電極層へ達することができないことを利用したことを特徴とする、請求項1～6のいずれかに記載のトランジスタ。

【請求項8】 前記第1の非磁性電極層と前記第2の非磁性電極層との間に第1の電源により第1の電圧を印加し、上記第2の非磁性電極層と前記第3の非磁性電極層との間、または、上記第1の非磁性電極層と上記第3の非磁性電極層との間に第2の電源により第2の電圧を印加し、前記第1の強磁性障壁層と前記第2の強磁性障壁層の相対的な磁化の方向に応じて、上記第1の非磁性電極層から上記第2の非磁性電極層に注入されたスピン偏極ホットキャリアを、上記第2の強磁性障壁層と上記第2の電源を介して流れる電流に、または、上記第2の非磁性電極層と上記第1の電源を介して流れる電流に切り替えることを特徴とする、請求項1～7のいずれかに記載のトランジスタ。

【請求項9】 前記第1の電圧は、注入されたスピン偏極ホットキャリアのエネルギーが、前記第2の強磁性障壁層のバンド端におけるスピンバンドの下端エネルギーより大きく、スピンバンドの下端にスピン分裂幅を加えたエネルギーよりも小さくなるように印加することを特徴とする、請求項8に記載のトランジ

スタ。

【請求項 10】 前記第 1 の強磁性障壁層と前記第 2 の強磁性障壁層は互いに保磁力が異なり、外部磁場を印加することによって、上記第 1 の強磁性障壁層と上記第 2 の強磁性障壁層の内のどちらか一方の磁化の向きを反転させることができることを特徴とする、請求項 9 に記載のトランジスタ。

【請求項 11】 請求項 1～10 のいずれかに記載のトランジスタをメモリセルとしたことを特徴とする、不揮発性メモリデバイス。

【請求項 12】 前記トランジスタの第 2 の非磁性電極層をワード線に接続し、上記トランジスタの第 3 の非磁性電極層をビット線に接続し、上記ビット線を負荷抵抗を介して電源に接続し、上記トランジスタの第 1 の非磁性電極層を接地したことを特徴とする、請求項 11 に記載の不揮発性メモリデバイス。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、スピントリカ効果を利用したトランジスタ、及び、そのトランジスタを用いた不揮発性メモリデバイスに関する。

【0002】

【従来の技術】

現在、マイクロコンピュータ等の電子機器に使用するメモリデバイスは、DRAM (Dynamic Random Access Memory) が主流である。DRAM は動作速度、集積度に優れているが、記憶保持のために電力を消費すること、電源が切れた場合にメモリの内容が失われる揮発性であるといった問題がある。このことから、近年の省エネルギー、モバイル機器といった要求に対応するためには、高動作速度及び高集積度といった特徴を有し、かつ、低消費電力、不揮発性といった特徴を併せ持った新しいメモリが必要となる。

MRAM (Magnetoresistive Random Access Memory) は、DRAM と同等の、動作速度、集積度に加え、低消費電力、不揮発性であること及び書換え可能回数が高いことから、近年、盛んに研究開発が行われている。MRAM では、強磁性体の磁化の向きによって情報を記憶し

、強磁性体の磁化の情報をスピバルブ素子による巨大磁気抵抗効果や、強磁性トンネル接合によるトンネル磁気抵抗効果によって電氣的に読み出す。

【0003】

図5は、強磁性トンネル接合(MTJ: Magnetic Tunnel Junction)を用いた代表的なMRAMの構成を示す図である。図5(a)に示すように、MRAMは、1ビットの記憶セルを1つのMTJと一つのMOS(Metal Oxide Semiconductor)トランジスタとから構成されており、MOSトランジスタのゲートをワード線に接続し、ソースを接地して、ドレインをMTJの一端に接続し、MTJの他端をビット線に接続して構成されている。図5(b)に示すように、MTJは、薄い絶縁膜を2つの強磁性電極で挟み込んだトンネル接合であり、2つの強磁性電極間の相対的な磁化の向きによってトンネル抵抗が異なることを利用している。この効果はトンネル磁気抵抗(TMR: Tunneling Magnetoresistance)効果と呼ばれている。特に、2つの強磁性電極間が平行磁化を持つ場合と、反平行磁化を持つ場合のTMRの変化率をTMR比と呼びTMR効果の評価に用いている。MRAMではこのMTJの磁化状態、すなわち、2つの強磁性電極間の相対的な磁化の方向を、ビット線とこれに直交するデジット線(図示していない)に流す電流による磁場によって平行磁化または反平行磁化とすることによって情報を記憶する。

特定のセルの記憶情報を読み出すには、特定のワード線に読み出し電圧を印加してMOSトランジスタをONにし、特定のビット線に読み出し電流を流し、MTJの抵抗値に基づく出力電圧を検出して、記憶された情報を読み出す。

【0004】

このように、MTJを用いたMRAMは、強磁性体を用いていることから高速かつ不揮発性であること、及び、MTJの構成が単純なために高集積化が可能であることから、次世代不揮発性メモリデバイスとして極めて有力である。しかしながら、MTJを用いたMRAMは、MTJのTMRに関する解決しなければならない課題がある。

(1) MTJでは平行磁化、反平行磁化の磁化状態に対応して抵抗値が2値を

取る。MRAMでは、MTJに読み出し電流を流して出力電圧としてこの抵抗値を検出する。したがって、高い出力電圧を得るためにはMTJの絶縁膜の厚さを調節して、トンネル抵抗を最適化する必要があるが、TMR比も絶縁膜の厚さに依存するため、トンネル抵抗の最適化には制限が加わる。

(2) さらに、正確に情報の記録内容を読み出すためには、TMR比を大きく取り、平行磁化と反平行磁化の二つの磁化状態間における出力電圧比を大きくする必要がある。高いTMR比を実現するためには、スピン分極率の大きな強磁性体を用い、絶縁層の形成方法、材料、膜厚等の最適化が必要である。

(3) MTJを用いたMRAMでは、動作速度を速くするために、MTJに印加する電圧を大きくする必要がある。しかしながら、印加電圧を大きくすると、トンネル抵抗値が下がり、また、TMR比が減少するという原理的に避けられない課題がある。

【0005】

このように、トンネル電流がMTJの相対的な磁化の向きに基づいて変化する現象を用いたメモリでは、高速動作に必要なバイアスを印加すると、出力電圧値が小さくなる、出力電圧の変化率が小さくなるといった現象が生じる。この現象は、TMR効果そのものに起因しており、TMR効果のみによって磁化の状態を読み出す限り避けることはできない。

【0006】

【発明が解決しようとする課題】

上記課題に鑑み本発明は、強磁性層の相対的な磁化の向きによって伝達特性を大きく変化できる、スピントラジスタ効果に基づいたトランジスタを提供し、このトランジスタをメモリセルデバイスに用い、出力電圧の大きさを自由に設計することができ、出力電圧比を大きくとれる不揮発性メモリデバイスを提供することを目的とする。

【0007】

【課題を解決するための手段】

上記課題に鑑み本発明のトランジスタは、特定のスピンの向きを有するスピン偏極ホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏

極ホットキャリアを、そのスピンの向きに応じて選別するスピナナライザとから成る。スピンインジェクタは、Fowler-Nordheimトンネル、または、ダイレクトトンネル等のトンネル効果が可能な厚さを有する第1の強磁性障壁層と、第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とから構成される。

スピナナライザは、第2の強磁性障壁層と、第2の強磁性障壁層の一端面に接合した第2の非磁性電極層と、第2の強磁性障壁層の他端面に接合した第3の非磁性電極層とから成り、スピンインジェクタと第2の非磁性電極層を共通にしている。

また、第2の非磁性電極層の厚さは、この非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さである。

すなわち、本発明の構成を、周知のホットエレクトロントランジスタ（文献：Solid State Electronics, Vol. 24, pp343-366, 1981）の構成と対比すれば、第1の非磁性電極層と第1の強磁性障壁層とがエミッタに対応し、第2の非磁性電極層がベースに対応し、第2の強磁性障壁層と第3の非磁性電極層とがコレクタに対応する。

【0008】

第1及び第2の強磁性障壁層は、強磁性半導体または強磁性絶縁体から成る。これらの強磁性障壁層のエネルギーバンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端ではスピン分裂によってアップスピンキャリアのバンドのみ、あるいはダウンスピンキャリアのバンドのみが存在し、これらのスピン偏極したバンドをスピンバンドと呼ぶ。また、一方のスピンバンドのみが存在するエネルギー幅をスピン分裂幅と呼ぶ。

【0009】

スピンインジェクタのスピン・フィルタ効果は、第1の強磁性障壁層に第1の非磁性電極層と第2の非磁性電極層とを介して電圧を印加して生じさせるFowler-Nordheimトンネル、または、ダイレクトトンネル等のトンネル効果において、第1の非磁性電極層のキャリアの内、第1の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きに一致したスピンの向きを有するキャ

リアのトンネル確率が大きく、一致しないスピンの向きを有するキャリアのトンネル確率が小さいことを利用している。

スピナナライザのスピン・フィルタ効果は、第2の強磁性障壁層のスピン分裂したバンドにスピンインジェクタからスピン偏極ホットキャリアを注入する場合において、注入されたスピン偏極ホットキャリアのスピンの向きと第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きとが平行の場合に、スピン偏極ホットキャリアは第2の強磁性層のスピンバンド内を伝導して第3の非磁性電極層に到達するが、スピン偏極ホットキャリアと第2の強磁性層のバンド端におけるスピンバンドのスピンの向きが反平行の場合には、スピン偏極ホットキャリアは第2の強磁性障壁層を伝導することができないことを利用する。

【0010】

本発明のトランジスタは以下のように動作する。

第1の非磁性電極層と第2の非磁性電極層との間に第1の電源により第1の電圧を印加し、第2の非磁性電極層と第3の非磁性電極層との間、または、第1の非磁性電極層と第3の非磁性電極層との間に第2の電源により第2の電圧を印加し、第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の向きに応じて、第1の非磁性電極層から第2の非磁性電極層に注入されたスピン偏極ホットキャリアを、第2の強磁性障壁層と第2の電源を介して流れる電流に、または、第2の非磁性電極層と第1の電源を介して流れる電流に切り替える。

また、第1の電圧は、注入されたスピン偏極ホットキャリアのエネルギーが、第2の強磁性障壁層のバンド端におけるスピンバンドの下端エネルギーより大きく、スピンバンドの下端にスピン分裂幅を加えたエネルギーよりも小さくなるように印加する。

【0011】

この構成によれば、第1の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きと平行なスピンの向きを有する第1の非磁性電極層内のキャリアが Fowler-Nordheim トンネルやダイレクトトンネル等のトンネル効果によって第2の非磁性電極層にスピン偏極ホットキャリアとして注入される。第2の非磁性電極層の厚さは、第2の非磁性電極層内におけるスピン偏極ホットキ

キャリアの平均自由行程以下の厚さであるから、注入されたスピン偏極ホットキャリアは、エネルギーを失うことなく、第2の強磁性障壁層に到る。かつ、スピン偏極ホットキャリアのエネルギーは、第2の強磁性障壁層のバンド端におけるスピンバンド下端のエネルギーより大きく、このスピンバンドの下端にスピン分裂幅を加えたエネルギーよりも小さいエネルギーを有するから、注入されたスピン偏極ホットキャリアのスピン向きが第2の強磁性障壁層のバンド端におけるスピンバンドのスピン向きと平行である場合には、スピン偏極ホットキャリアは第2の強磁性障壁層内に発生している電界によって、このスピンバンド内を伝導し、第3の非磁性電極層に輸送され、第3の非磁性電極層と第1の非磁性電極層の間を流れる電流となる。一方、注入されたスピン偏極ホットキャリアのスピン向きが第2の強磁性障壁層のバンド端におけるスピンバンドのスピン向きが反平行である場合には、スピン偏極ホットキャリアは第2の非磁性電極層と第2の強磁性障壁層の界面で散乱（または反射）され、第2の非磁性電極層と第1の非磁性電極層との間に流れる電流となる。

【0012】

このように、第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の方向が平行か反平行かによって、第1の強磁性障壁層を流れる電流を、第2の強磁性層を介し、第3の非磁性電極層と第1の非磁性電極層の間を流れる電流に、または、第2の非磁性電極層と第1の非磁性電極層との間に流れる電流に切り替えることができる。すなわち、第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の向きによって、第2の強磁性層を介して流れる電流を制御することができる。周知のベース接地、または、エミッタ接地ホットエレクトロントランジスタやバイポーラトランジスタの動作と対比させれば、コレクタ電流をベース電流によって制御することに対応するが、本発明のデバイスでは、ベース電流によるコレクタ電流の電流増幅率を第1の強磁性障壁層と第2の強磁性障壁層との相対的な磁化の向きによって制御することができる。すなわち、本発明のデバイスは電流増幅率を制御できるトランジスタであり、本発明のトランジスタにおけるコレクタ電流の制御は、ベース電流（または第1及び第2の非磁性電極間のバイアス電圧）のみならず、第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の

方向の制御によっても行うことができる。

また、第1の強磁性障壁層と第2の強磁性障壁層の保磁力が異なるから、第1の強磁性障壁層と第2の強磁性障壁層のうちのどちらか一方の磁化の向きが反転する適切な強度の外部磁場を印加することによって、第1の強磁性障壁層と第2の強磁性障壁層の磁化の向きを平行または反平行に任意に変更できる。すなわち、情報を記憶させることができる。

【0013】

本発明の不揮発性メモリデバイスは、請求項1～10のいずれかに記載のトランジスタをメモリセルとしたことを特徴とする。

本発明のトランジスタを用いた不揮発性メモリセルの一例を以下に示す。

トランジスタの第2の非磁性電極層をワード線に接続し、トランジスタの第3の非磁性電極層をビット線に接続し、ビット線を負荷抵抗を介して電源に接続し、トランジスタの第1の非磁性電極層を接地したものである。

この構成によれば、特定のワード線を選択して第2の非磁性電極層にバイアスを加えて読み出し電流を流し、特定のビット線を選択して出力電圧を検出すれば、出力電圧は、トランジスタの第1の強磁性障壁層と第2の強磁性障壁層の相対的な磁化の向きに応じて変化する。すなわち、相対的な磁化の向きが平行の場合には、出力電圧が小さく、相対的な磁化の向きが反平行の場合には出力電圧が大きい。従って、記憶された情報を読み出すことができる。

この出力電圧は、トランジスタに接続した電源及び負荷抵抗を介して得られるものであるから、電源電圧、負荷抵抗値を選択することによって、所望の出力電圧値を得ることができる。周知のホットエレクトロントランジスタ回路やバイポーラトランジスタ回路と対比すれば、エミッタ接地回路のコレクタ側に、負荷抵抗と電源を接続してコレクタ電圧を出力電圧とし、電源電圧、負荷抵抗値を選択することによって所望の出力電圧値を得ることに対応する。

【0014】

このように、本発明の不揮発性メモリは、本発明のトランジスタをエミッタ接地トランジスタとして使用し、そのコレクタに電源と負荷抵抗を付加し、コレクタ電圧を出力電圧とするから、電源電圧と負荷抵抗値といった外部回路によって

第1と第2の強磁性障壁層が平行磁化である場合の出力電圧と、反平行磁化である場合の出力電圧を所望の値に設計できる。したがって、本発明の不揮発性メモリを用いれば、MTJを用いたMRAMにおいて、トンネル抵抗値が小さく、出力電圧が小さいという課題、並びにTMR比が小さくて記憶情報を判別できないという課題を容易に解決することができる。

【0015】

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

なお、以下の説明を分かりやすくするため、本発明のトランジスタをスピントラニスタ・トランジスタと呼ぶ。

図1は、本発明のスピントラニスタ・トランジスタの構成を示す図であり、図1(a)は模式断面図を示し、図1(b)は本トランジスタの構成要素によって形成されるエネルギー障壁、及びスピンの向き、すなわち、磁化の方向を示す図である。ただしキャリアが正孔であればスピンの向きと磁化の方向は一致するか、キャリアが電子であればスピンの向きと磁化の方向は逆向きとなる。

本発明のスピントラニスタ・トランジスタ1は、第1の強磁性障壁層2と、第1の強磁性障壁層2の一端面に接合した第1の非磁性電極層3と、第1の強磁性障壁層2の他端面に接合した第2の非磁性電極層4とから成るスピンインジェクタ5と、第2の強磁性障壁層6と、第2の強磁性障壁層6の一端面に接合した第2の非磁性電極層4と、第2の強磁性障壁層6の他端面に接合した第3の非磁性電極層7とから成るスピナナライザ8とからなっている。図から明らかなように、スピンインジェクタ5とスピナナライザ8は第2の非磁性電極層4を共通にしている。

【0016】

第1、第2及び第3の非磁性電極層3、4、7は、非磁性金属、n型非磁性半導体、またはp型の非磁性半導体を用いる。また、第2の非磁性電極層4の厚さは、スピンインジェクタから注入されたスピン偏極ホットキャリアの非磁性電極層4における平均自由行程以下にする。

【0017】

第1及び第2の強磁性障壁層2, 6は、強磁性半導体または強磁性絶縁体を用いる。強磁性体のエネルギーバンドは、磁気的な交換相互作用によりスピン分裂しており、バンド端では、アップスピンキャリアのみ、あるいはダウンスピンキャリアのみが存在するエネルギー領域ができる。このスピン偏極したバンドはスピンドバンドと呼ばれ、また、このエネルギー領域幅をスピン分裂幅 Δ と呼んでいる。

図1(b)において、強磁性障壁層2, 6に矢印 \uparrow と共に示した実線は、アップスピンキャリアの存在できるバンド下端、すなわち、アップスピンバンド端9を示し、矢印 \downarrow と共に示した実線はダウンスピンキャリアの存在できるバンド下端、すなわち、ダウンスピンバンド端10を示しており、アップスピンバンド端9とダウンスピンバンド端10の間はアップスピンキャリアのみが存在できる領域である。また、ダウンスピンバンド端10以上の領域は、アップスピンキャリアとダウンスピンキャリアの両方が存在できる。この図においては、アップスピンキャリアのエネルギー準位をダウンスピンキャリアのエネルギー準位より低く表示しているが、勿論、空間座標を基準にスピン方向を表示すれば、逆の状態も可能である。

【0018】

第1の強磁性障壁層2の厚さは、第1の非磁性電極層3と第2の非磁性電極層4とに印加する電圧によって、Fowler-Nordheimトンネル（以後FNトンネルと呼ぶ）やダイレクトトンネル等のトンネル効果によって第1の非磁性電極層3から第2の非磁性電極層4へキャリアの透過が可能な厚さである。FNトンネルとは、印加電圧がない状態ではトンネル電流が無視でき、電圧を印加した場合に、印加電圧によって生じたポテンシャル障壁上部の三角ポテンシャルをキャリアがトンネルして電流が生じる現象である。また、ダイレクトトンネルとは、微小な電圧の印加でもキャリアが薄いポテンシャル障壁を直接透過して、トンネル電流が流れる現象である。また、第1の非磁性電極層3と第2の非磁性電極層4とに印加する電圧は通常のメモリデバイスに使用される電圧範囲であり、数百mVから数Vのオーダーである。第2の強磁性障壁層6の厚さは、第2の非磁性電極層4から第3の非磁性電極層7にトンネル電流が生じない程度に厚

くする。

【0019】

上記の非磁性電極層 3, 4, 7 および強磁性電極層 2, 6 は、図 1 (b) に示すエネルギー障壁を形成する。図中の非磁性電極層部分の実線 11 は、金属のフェルミエネルギー、または、n 型 (p 型) 半導体のフェルミエネルギーまたは伝導帯の底 (価電子帯の頂上) を表す。非磁性電極層部分の実線 11 と強磁性障壁層 2, 6 のアップスピンバンド端 9 とのエネルギー差をエネルギー障壁 Φ_c 、スピン分裂幅を Δ で表す。伝導キャリアを電子とする場合には、非磁性電極層 3, 4, 7 に非磁性金属、または、n 型半導体を用い、強磁性障壁層 2, 6 に強磁性半導体、または、強磁性絶縁体を用いる。この場合、強磁性障壁層 2, 6 のアップスピンバンド端 9 及びダウンスピンバンド端 10 は、伝導帯の底がスピン分裂したものである。また、伝導キャリアを正孔とする場合には、非磁性電極層 3, 4, 7 に p 型半導体を用い、強磁性障壁層 2, 6 に強磁性半導体または強磁性絶縁体を用いる。この場合には、強磁性障壁層 2, 6 のアップスピンバンド端 9 及びダウンスピンバンド端 10 は、価電子帯頂上がスピン分裂したものである。

【0020】

次に、本発明のスピンフィルタ・トランジスタの動作原理を説明する。

以後の説明においては説明をわかりやすくするため、ホットエレクトロントランジスタの表記法を併用して説明する。すなわち、第 1 の非磁性電極層 3 と第 1 の強磁性障壁層 2 をエミッタ 21、第 2 の非磁性電極層 4 をベース 22、第 2 の強磁性障壁層 6 と第 3 の非磁性電極層 7 をコレクタ 23 とし、第 1 の非磁性電極層 3 をエミッタ電極 3、第 3 の非磁性電極層 7 をコレクタ電極 7 とする。また、伝導キャリアが電子の場合について説明する (伝導キャリアがホールの場合も動作原理は本質的に同等であるので省略する)。

図 2 は、本トランジスタのエミッタ、ベース、コレクタ間にベース接地バイアス電圧を加えた場合の動作を説明する図であり、図 2 (a) は第 1 及び第 2 の強磁性障壁層の磁化の方向が互いに平行な場合、図 2 (b) は互いに反平行な場合である。

エミッタ 21 とベース 22 間にバイアス電圧 V_{EB} 、ベース 22 とコレクタ 23

の間にバイアス電圧 V_{CB} を加える。このとき V_{EB} は $(\Phi_c < q V_{EB} < \Phi_c + \Delta)$ を満たすように設定する。ただし、 q は電荷素量である。

本トランジスタのエミッタは、ベースに、スピン偏極したホット電子を注入するスピンインジェクタとして働く。すなわち、バイアス電圧 V_{EB} によって電子 24, 25 をエミッタ電極 3 から第 1 の強磁性障壁層 2 をトンネルさせるとき、第 1 の強磁性障壁層 2 の伝導帯がスピン分裂しているため、エミッタ電極 3 に存在するアップスピン電子 24 とダウンスピン電子 25 とでは感じる障壁高さが異なる。すなわち、アップスピン電子 24 が感じる障壁高さは、第 1 の強磁性障壁層 2 のアップスピンバンド端 9 までのエネルギー差、すなわち、 Φ_c であり、ダウンスピン電子 25 が感じる障壁高さは、第 1 の強磁性障壁層 2 のダウンスピンバンド端 10 までのエネルギー差、すなわち、 $\Phi_c + \Delta$ である。したがって、感じる障壁高さが低い方のスピンを持つ電子、この場合にはアップスピンを持つ電子 24 が選択的にベース 22 にトンネル注入される（スピンフィルタ効果）。

【0021】

また、本トランジスタのコレクタは、ベースに注入されたスピン偏極ホット電子の向きを選別するスピナナライザとして働く。すなわち、バイアス電圧 V_{EB} によってホットな状態となりベース 22 に注入された、スピン偏極ホット電子 26 は、ベース 22 の幅がスピン偏極ホット電子 26 の平均自由行程以下に設定しているため、ベース 22 とコレクタ 23 との界面までエネルギーを失うことなく、すなわち、バリスティックに到達することができる。コレクタ 23 の第 2 の強磁性障壁層 6 も、伝導帯のスピン分裂によって障壁高さの異なる 2 つの障壁が生じている。図 2 (a) に示すように第 1 及び第 2 の強磁性障壁層 2, 6 の磁化の向きが互いに平行な場合、スピン偏極ホット電子 26 と平行なスピンを持つ第 2 の強磁性障壁層 6 のアップスピンバンド端 9 は、スピン偏極ホット電子 26 のエネルギーより低い $(\Phi_c < q V_{EB} < \Phi_c + \Delta)$ ので、スピン偏極ホット電子 26 は第 2 の強磁性障壁層 6 の伝導帯を介して、コレクタ電極 7 へ到達することができ、コレクタ電流 I_c となる。

一方、図 2 (b) に示すように、第 1 及び第 2 の強磁性障壁層 2, 6 の磁化方向を互いに反平行にした場合、ベース 22 には、ダウンスピンを有するスピン偏

極ホット電子 27 が注入されるが、ダウンスピンを有する第 2 の強磁性障壁層 6 のダウンスピンバンド端 10 がスピン偏極ホット電子 27 のエネルギーよりも高いので、スピン偏極ホット電子 27 は第 2 の強磁性障壁層 6 の伝導帯には取り込まれず、ベース 22 とコレクタ 23 との界面でスピン依存散乱（または反射）を受けエネルギーを失い、ベース電流 I_B となる。

【0022】

このように、エミッタ 22 の第 1 の強磁性障壁層 2 とコレクタ 23 の第 2 の強磁性障壁層 6 との相対的な磁化の向きによって、エミッタからコレクタへ流れる電流の電流伝送率は大きく異なる。あるいは、ベース電流によるコレクタ電流の電流増幅率が大きく異なるとも言える。

図 3 は、本発明のスピンフィルタ・トランジスタのベース接地の場合の静特性を示す図である。横軸は、図面上右方向にコレクタ・ベース電圧 V_{CB} 、左方向にエミッタ・ベース電圧 V_{EB} を示し、縦軸は、エミッタ電流 I_E 、ベース電流 I_B 、コレクタ電流 I_C を示している。図 3 (a) はエミッタとコレクタの強磁性障壁層の磁化方向が平行の場合、図 3 (b) は反平行の場合を示している。なお、図において、 α は電流伝送率、 β は電流増幅率を示し、また、添え字、 $\uparrow\uparrow$ 及び $\uparrow\downarrow$ はそれぞれ、エミッタとコレクタの強磁性障壁層の磁化方向が平行の場合、反平行の場合を示す。

図に示すように、磁化方向が平行の場合には、エミッタ電流のほとんどがコレクタ電流に振り分けられ、磁化方向が反平行の場合には、エミッタ電流のほとんどがベース電流に振り分けられる。周知のベース接地ホットエレクトロントランジスタやバイポーラトランジスタのように、ベース電流の大きさによってコレクタ電流を制御することができるが、そればかりでなく、第 1 と第 2 の強磁性障壁層の相対的な磁化の向きによって電流増幅率を制御することができる。

【0023】

本発明のスピンフィルタ・トランジスタの強磁性障壁層として、 EuS 、 EuSe 、 EuO 等の強磁性半導体が使用できる。また、 $\text{R}_3\text{Fe}_5\text{O}_{12}$ (R は希土類元素) 等の強磁性絶縁体も使用できる。非磁性電極層としては、非磁性であれば何でも良く、例えば、 Al や Au でも良く、また高濃度にドーピングした、 Si や

GaAs等の非磁性半導体でも良い。例えば、強磁性障壁層として、EuS、非磁性電極層としてAlを用いた場合、障壁高さ $\Phi_C = 1.4 \text{ eV}$ 、スピン分裂幅 $\Delta = 0.36 \text{ eV}$ が得られる。

また、本発明のスピンフィルタ・トランジスタは、上記の材料を用いた周知の分子線エピタキシャル法、真空蒸着法、スパッタリング法等によって作製することができる。

【0024】

次に、本発明のスピンフィルタ・トランジスタをメモリセルとした本発明の不揮発性メモリデバイスを説明する。

図4は、本発明の不揮発性メモリデバイスの回路構成、及び、出力電圧特性を示す図であり、図4(a)は回路構成、図4(b)は出力電圧特性を示す。

本発明の不揮発性メモリデバイス41は、スピンフィルタ・トランジスタ1のベースである第2の非磁性電極4をワード線42に接続し、スピンフィルタ・トランジスタ1のコレクタ電極である第3の非磁性電極7をビット線43に接続し、ビット線43を負荷抵抗44を介して電源45に接続し、スピンフィルタ・トランジスタ1のエミッタ電極である第1の非磁性電極3を接地したことを特徴としている。

特定のメモリセルの記憶情報を読み出すには、特定のワード線42を選択してエミッタ・ベース間電圧 V_{BE} を印加し、ビット線43に負荷抵抗44を介して電源45の電源電圧 V_{CC} を印加し、ビット線43にあらわれる出力電圧 V_O の大小によって記憶情報を読み出す。図4(b)の縦軸はコレクタ電流 I_C 、横軸はコレクタ・エミッタ間電圧 V_{CE} を表し、スピンフィルタ・トランジスタ1の $I_C - V_{CE}$ 特性と、負荷抵抗44による負荷直線46を同一図上に示したものである。出力電圧 V_O は、これらの特性の交点から決定される。すなわち、第1及び第2の強磁性障壁層2, 6の相互の磁化方向が、平行と反平行の場合の出力信号はそれぞれ、図4(b)に示すように、 $V_{O\uparrow\uparrow}$ と $V_{O\downarrow\uparrow}$ になる。 $V_{O\uparrow\uparrow}$ 及び $V_{O\downarrow\uparrow}$ の絶対値、及び、 $V_{O\uparrow\uparrow}$ と $V_{O\downarrow\uparrow}$ の電圧差は外部回路パラメータ R_L 及び V_{CC} で最適化できる。

このように、本発明の不揮発性メモリーデバイスは、MTJのように素子自身

の構造を調節することなく、必要な大きさの出力信号及び出力信号比を得ることができる。

【0025】

本発明で使用するスピニフィルタ効果は、強磁性体バンドのスピニ分裂を利用したものであり、MTJのスピニ依存トンネル効果に比べてスピニの選択率が高い。ベース幅をホットスピニの平均自由行程以下に設定すれば、第1及び第2の強磁性障壁層間の相対的な磁化の向きが、平行磁化の場合では、電流伝送率 α ($= I_C / I_E$ で定義)は0.5以上になりうるが、反平行磁化の場合では上記理由から、電流伝送率は極めて小さい。すなわち、平行磁化の場合と反平行磁化の場合との電流伝送率の変化分は電流増幅率 β ($= I_C / I_B$ で定義)でみると、さらに、増幅されていることになる。この磁化の状態で大きく異なるスピニフィルタトランジスタの電流伝送特性に、上述した外部回路により出力信号の最適化を行うので、容易に所望の出力信号絶対値、及び、所望の出力信号比を得ることができる。

【0026】

【発明の効果】

上記説明から理解されるように、本発明のスピニフィルタ・トランジスタによれば、強磁性障壁層間の相対的な磁化の向きによってトランジスタの伝達特性を大きく変化できる。

また、このスピニフィルタ・トランジスタをメモリセルに用いた不揮発性メモリは、強磁性障壁層間の相対的な磁化の向きによってスピニフィルタ・トランジスタの電流伝送特性を制御できるから、磁化状態による情報の記憶内容を容易に読み出すことができる。特に、負荷抵抗と電源電圧を用いて、出力電圧を任意に設定でき、また、出力電圧比を大きくすることもできる。

【図面の簡単な説明】

【図1】

本発明のスピニフィルタ・トランジスタの構成を示す図であり、(a)は模式断面図、(b)は本トランジスタの構成要素によって形成されるエネルギー障壁及びスピニの向きを示す図である。

【図 2】

本発明のトランジスタのエミッタ、ベース、コレクタ間にバイアス電圧を加えた場合の動作を説明する図であり、(a) は第 1 及び第 2 の強磁性障壁層の磁化方向が互いに平行な場合、(b) は互いに反平行な場合である。

【図 3】

本発明のスピントラジスタ・トランジスタのベース接地の場合の静特性を示す図である。

【図 4】

(a) および (b) は、本発明の不揮発性メモリデバイスのそれぞれ回路構成及び出力電圧特性を示す図である。

【図 5】

代表的な従来の MRAM の構成を示す図である。

【符号の説明】

- 1 トランジスタ
- 2 第 1 の強磁性障壁層
- 3 第 1 の非磁性電極層
- 4 第 2 の非磁性電極層
- 5 スピンインジェクタ
- 6 第 2 の強磁性障壁層
- 7 第 3 の非磁性電極層
- 8 スピンアナライザ
- 9 アップスピンバンド端
- 10 ダウンスピンバンド端
- 11 フェルミエネルギー、伝導体の底、価電子帯の頂上
- 21 エミッタ
- 22 ベース
- 23 コレクタ
- 24 アップスピンキャリア
- 25 ダウンスピンキャリア

- 2 6 注入されたホットスピンキャリア（アップスピン）
- 2 7 注入されたホットスピンキャリア（ダウンスピン）
- 4 1 不揮発性メモリ
- 4 2 ワード線
- 4 3 ビット線
- 4 4 負荷抵抗
- 4 5 電源
- 4 6 負荷直線


【書類名】

図面


【図 1】

1


(a)



(b)




【図 2】




【図 3】



(a)



(b)




【図 4】




【図 5】

(a)



(b)



【書類名】 要約書

【要約】

【課題】 強磁性層の相対的な磁化の方向によって電流伝送特性を制御するトランジスタと、このトランジスタをメモリセルに適用し、出力電圧が任意に設定でき、出力電圧比を大きくとれる、不揮発性メモリデバイスを提供する。

【解決手段】 第1の非磁性電極層3と第1の強磁性電極層2とからなるエミッタ21と、第2の非磁性電極層4からなるベース22と、第2の強磁性障壁層6と第3の非磁性電極層7とからなるコレクタ23とから成り、ベース接地、または、エミッタ接地バイアス条件において、エミッタから注入されたスピン偏極ホットキャリアが、第1の強磁性電極層2と第2の強磁性障壁層6の相対的な磁化の方向に応じて、コレクタ電流 I_C 、または、ベース電流 I_B に切り替わる。

【選択図】 図2

特願 2002-217336

出願人履歴情報

識別番号

[396020800]

1. 変更年月日

1998年 2月24日

[変更理由]

名称変更

住 所

埼玉県川口市本町4丁目1番8号

氏 名

科学技術振興事業団